Chiplet提出的大背景是摩爾定律發(fā)展已經(jīng)失效，就連英特爾公司CEO帕特?基辛格都已經(jīng)承認(rèn)，以現(xiàn)在的發(fā)展速度，晶體管數(shù)量接近每三年翻一番，實(shí)際上已經(jīng)落后于摩爾定律的速度了。而Chiplet理念讓芯片產(chǎn)業(yè)能夠重耕此前的代工制程，通俗的理解就是，基于10nm工藝能夠打造出7nm芯片的性能。

Chiplet讓芯片設(shè)計(jì)呈現(xiàn)全新的特點(diǎn)，首先第一個就是IP芯片化。傳統(tǒng)意義上，IP可以分為硬核、軟件和固核，Chiplet則更像是一種硬核方案，這樣一些IP就需要芯片公司自己設(shè)計(jì)生產(chǎn)了，或者不需要跟隨處理器內(nèi)核一起完成制造，最終芯片公司自己設(shè)計(jì)的產(chǎn)品、特殊功能的Chiplet被統(tǒng)一封裝在一起。那么，這些IP實(shí)際上更像是一種小芯片，所以被稱為IP芯片化。

一般而言，硬核是不可定制的，就是用于執(zhí)行特殊的功能，比如一些DSA，專門面向特定的功能而設(shè)計(jì)，比如專門進(jìn)行張量計(jì)算的TPU，或者各種加速器，以及網(wǎng)絡(luò)接口IP等。當(dāng)然，像模擬電路這種對制程不敏感的也可以用Chiplet。這樣就讓芯片設(shè)計(jì)主體部分達(dá)到最小化，從而提升設(shè)計(jì)效率，縮短上市周期。

雖然市場也有同構(gòu)集成的Chiplet芯片，比如AMD公司的第一代服務(wù)器CPU Epyc，不過理論來說，最能發(fā)揮Chiplet效能的是異質(zhì)、異構(gòu)集成。異質(zhì)就是指裸片基于不同材質(zhì)和不同工藝制造而成，異構(gòu)則是指不同功能、不同架構(gòu)的新品巧妙地集成在一起。

所以說Chiplet更像是IP芯片化，因?yàn)檐浐撕凸毯诉€有一定的定制屬性，在芯片設(shè)計(jì)過程中還能夠根據(jù)需求去做更改，Chiplet就很簡單粗暴，直接拿過來封裝就可以了，基本不具備再開發(fā)屬性。

所以說，Chiplet會帶來一些IP設(shè)計(jì)服務(wù)的變化，具有芯片設(shè)計(jì)能力的IP供應(yīng)商可以根據(jù)芯片公司的需求將一些IP打造成Chiplet，達(dá)到硅片級別的IP復(fù)用。從這個層面來說，具有芯片設(shè)計(jì)能力或者經(jīng)驗(yàn)的IP供應(yīng)商會更有機(jī)會。
接口IP是Chiplet的大藍(lán)海？

雖然市場上已經(jīng)有Chiplet的成功案例，不過主要是大廠自己主導(dǎo)的，有很強(qiáng)的封閉性，因此Chiplet還需要解決一些問題，比如連接標(biāo)準(zhǔn)、封裝檢測、軟件配合等。

雖然現(xiàn)在英特爾、AMD、ARM、高通、三星、臺積電、日月光、Google Cloud、Meta和微軟等公司聯(lián)合推出了UCIe——Universal Chiplet Interconnect Express，Die-to-Die互聯(lián)標(biāo)準(zhǔn)，不過到目前為止，已經(jīng)成功商用的Die-to-Die互連接口協(xié)議多達(dá)十幾種，要統(tǒng)一并不容易，比如串行接口及協(xié)議有LR、MR、VSR、XSR、USR、PCIe、NVLink；Cache一致性標(biāo)準(zhǔn)有CXL、CCIX、TileLink、OpenCAPI等。不過，如果要最大化發(fā)揮Chiplet的威力，統(tǒng)一的互聯(lián)標(biāo)準(zhǔn)是不可或缺的。

目前Chiplet讓產(chǎn)業(yè)界看到的一大潛能是接口IP的用量增加。從具體分類來看，接口IP分為有線接口IP和無線接口IP，有線接口IP包括USB、PCIe、DDR、SATA、D2D等；無線接口IP主要包括藍(lán)牙、Zigbee、Thread等。由于Chiplet把芯片切分成不同的小芯片并互聯(lián)，相較于CPU對外的方式，接口用量會大增，因此面積小、功耗低、高帶寬的接口IP會是一個關(guān)鍵。據(jù)IPnest預(yù)測，2025年接口IP市占率有望超過CPU，成為排名第一的IP品類。

由于目前Chiplet主要和數(shù)據(jù)處理芯片掛鉤，因此PCIe IP、DDR IP以及以太網(wǎng)/D2D的發(fā)展機(jī)會最大，這幾類接口IP在2022年-2026年都將以超過27%的年復(fù)合增長率高速增長。